TSMC|台积电称EUV技术让5纳米芯片不良率反低于7纳米
衡量一个开发中的半导体制造工艺优劣的一个关键指标是其定量芯片产量 ， 或者叫缺陷密度 。缺陷密度低的制造工艺能生产出更多的良品硅 。缺陷密度或不良率会随着工艺的改进而逐步减少 ， 台积电 7 纳米工艺在量产开始 3 个季度后不良率降至了每平方厘米 0.09 。
文章图片
该公司最近透露 ， 它开发中的 5 纳米制造工艺的不良率低于同期的 7 纳米工艺 ， 其缺陷密度大约为每平方厘米 0.10 到 0.11 ， 该公司预计当 5 纳米芯片下个季度量产时不良率将会低于 0.10 。
缺陷密度低的可能原因是增加使用了极紫外（Extreme Ultra-Violet ， EUV）技术 ， 而 7 纳米工艺主要使用深紫外(Deep Ultra Violet)技术 。 
文章图片
【TSMC|台积电称EUV技术让5纳米芯片不良率反低于7纳米】
文章图片
推荐阅读
- TSMC|台积电和Graphcore准备使用3纳米工艺制造AI加速芯片
- TSMC|不是苹果A16也不是华为麒麟 台积电宣布首个3nm AI芯片
- TSMC|台积电买下市场上50%的EUV光刻机，贡献了60%的产能
- 称王|台积电，一边称王一边积粮
- TSMC|0.4V FinFET：台积电宣布面向IoT领域的N12e新工艺
- 最新消息|台积电和Graphcore准备合作研发3nm AI加速芯片
- TSMC|台积电预计5nm占今年16nm及以下晶圆产量的11%
- 华为|外媒关注：台积电加紧完成华为手机芯片订单
- TSMC|报道称台积电已确保2nm节点订单 三星或难以在2030年前实现超越
- 芯片|台积电重磅曝光！3纳米芯片2022年大量生产！A股芯片股却集体熄火，专家说出了原因