江苏龙网

  1. 主页 > 生活百科 > >

Intel|石墨烯败了：Intel退钴还铜

近日，英特尔在2022 IEEE VLSI 技术和电路研讨会上，展示了许多涉及其Intel 4（10nm）工艺的论文 。其中一点就是，新的intel 4选用了铜互连连接 。
早前英特尔原本打算在10nm芯片互连中采用钴（Co）这种新材料，但是众所周知，英特尔在10nm工艺经历了挫败，业界认为，与钴的集成问题可能是英特尔10nm延迟问题的部分原因 。
过去我们往往只关心晶体管的大小，但是现在随着芯片微缩逐渐来到极限，芯片互连问题已经不能被继续忽略 。
逻辑芯片的制造主要包括三大流程：前端制程、中段制程和后段制程 。
前端制程主要是处理芯片中的有源器件，如现在主流的工艺是FinFET；中段制程通常由微型金属结构组成，来连接前段和后段制程；芯片互连属于后段制程，即为芯片制造的最后阶段，目前的主流技术就是铜互连 。其实关于取代铜互连，业界有不少新材料探索，如石墨烯、钴、钌或钼等 。
那么，英特尔此次退钴还铜，是否证明铜互连还是无法被替代？
【Intel|石墨烯败了：Intel退钴还铜】伟大的铜互连
在半导体行业的早期，电路线是在硅晶片上通过将沟槽蚀刻到二氧化硅层中并用铝金属填充它们来制造的 。但随着线宽的缩小，铝作为导体的缺点变得明显 。
到1997年，IBM率先从铝互连转向铜布线互连 。1998年9月1日，IBM 宣布出货世界上第一个铜基微处理器 。IBM PowerPC 750 最初是采用铝设计的，其工作频率高达300 MHz，采用铜互连之后，同一芯片的速度至少能达到400MHz，提高了33% 。
这个转换不容易，因为铜原子在介电层具有易扩散特性，所以首先需要一个绝缘性比二氧化硅更好的介电材料，还要将一层薄的氮化钽（TaN）阻挡层和一层钽衬层涂在沟槽上，以防止铜扩散到电介质中 。
为了将铜应用到晶圆上，材料科学家必须开发一种新的电沉积技术，因为使用铝的蚀刻工艺对铜不起作用 。新方法有两个步骤：沉积一层薄薄的铜种子层以确保完全覆盖沟槽壁，然后进行更完整的铜电沉积 。在这样的努力之下，铜从电路线宽为180nm开始被采用了多年 。
IBM 在微处理器中使用铜互连的开创性技术现已成为行业标准，使下一代更小、更快的微处理器成为可能 。铜线的导电电阻比铝线低约 40%，从而使微处理器速度增加了 5% 。
随着时间的推移，铜线的耐用性和可靠性也显着提高了100 倍，并且可以缩小到比铝线更小的尺寸 。铜还提供了使用完全不同的制造工艺添加更多互连层的机会 。截止目前，铜仍是微处理器设计和发展的重要组成部分，铜互连还可被用于3D芯片集成 。
钴（Co）被引入
在14nm或10nm技术节点之前，钨一直是与金属/多晶硅栅极以及晶体管上的源极和漏极硅化物区域进行电接触的主要材料 。但随着铜和钨层变得更薄，采用氮化钽（TaN）的铜互联开始出现新问题 。
其中一个就是电迁移，因为通过超细导线运行电流（电子）会使铜离子错位，从而在电路中产生空隙，芯片容易发生故障 。再一个就是氮化钽层的电阻越来越大，但由于铜易扩散的特性，也不能通过降低氮化钽层的厚度来减少电阻，否则就会失去阻障功能 。
虽然晶体管性能一直在提高，但铜线电阻实际上随着线变小而增加 。这意味着信号变慢，行进距离减少，并且我们消耗的能量超出了预期 。
换句话说，尽管拥有更高性能的晶体管，但晶体管能力和导线能力之间的差距越来越大 。铜线已成为严重的瓶颈 。所以在经历了20年以后，到10nm节点，铜互连已经开始逐渐失去动力 。
于是新材料钴（Co）开始被引入 。在2017年的IEDM上，英特尔宣布了首次在大批量制造中使用纯钴互连的10纳米技术 。
钴在元素周期表中排在第27位 。蓝色钴颜料首先用于青铜时代的艺术，但直到 1735 年瑞典化学家乔治·勃兰特才分离出这种金属 。钴常常用于电池中 。俄罗斯是第二大钴生产国，占全球供应量的4% 。
那么为什么是钴呢？
因为在10nm节点，使用钨作为晶体管接触金属由于电阻和间隙填充而成为性能瓶颈 。同样，在 M0 和 M1 层用铜制造的局部互连在填隙、电阻和可靠性方面受到影响——限制了性能并影响了制造芯片的成本 。
在7nm 及以下代工节点用钴代替钨触点和铜局部互连可以缓解这些性能瓶颈 。
纯钴具有较好的电迁移特性，但线电阻较差 。同样，铜合金具有较好的线电阻，但却有较差的电迁移寿命 。在最新的Intel 4中，英特尔选择的是在最低的四个金属层中使用增强型铜 (eCu) 。


推荐阅读


上一篇：索尼|索尼万元HT-A9音箱被指频繁断连：线下门店偷偷接线“作弊”被发现

下一篇：路由器|外形神似烟灰缸：TP-LINK XDR6050易展版路由器开启预售