芯东西|3D封装战开战在即!三大芯片巨头已就位( 二 )


芯东西|3D封装战开战在即!三大芯片巨头已就位
文章图片
台积电后端技术包括CoWoS(ChiponWaferonSubstrate)和InFO(IntegratedFan-out)系列封装技术 , 已经广泛落地 。 例如今年全球TOP500超算榜排名第一的日本超算“富岳”所搭载的FujitsuA64FX处理器采用了台积电CoWoS封装技术 , 苹果手机芯片采用了台积电InFO封装技术 。
此外 , 台积电拥有多个专门的后端晶圆厂 , 负责组装和测试包括3D堆叠芯片在内的硅芯片 , 将其加工成封装后的设备 。
芯东西|3D封装战开战在即!三大芯片巨头已就位
文章图片
这带来的一大好处是 , 客户可以在模拟IO、射频等不经常更改、扩展性不大的模块上采用更成熟、更低成本的半导体技术 , 在核心逻辑设计上采用最先进的半导体技术 , 既节约了成本 , 又缩短了新产品的上市时间 。
台积电3DFabric将先进的逻辑、高速存储器件集成到封装模块中 。 在给定的带宽下 , 高带宽内存(HBM)较宽的接口使其能以较低的时钟速度运行 , 从而减少功耗 。
如果以数据中心规模来看 , 这些逻辑和HBM器件节省的成本十分可观 。
03
英特尔用“分解设计”策略打出差异化优势
和台积电相似 , 英特尔也早已在封装领域布局了多种维度的先进封装技术 。
在8月13日的2020年英特尔架构日上 , 英特尔发布一个全新的混合结合(IntegratedFan-out)技术 , 使用这一技术的测试芯片已在2020年第二季度流片 。
相比当前大多数封装技术所使用的热压结合(Thermocompressionbonding)技术 , 混合结合技术可将凸点间距降到10微米以下 , 提供更高互连密度、更高带宽和更低功率 。
芯东西|3D封装战开战在即!三大芯片巨头已就位
文章图片
▲英特尔混合结合技术
此前英特尔已推出标准封装、2.5D嵌入式多互连桥(EMIB)技术、3D封装Foveros技术、将EMIB与Foveros相结合的Co-EMIB技术、全方位互连(ODI)技术和多模I/O(MDIO)技术等 , 这些封装互连技术相互叠加后 , 能带来更大的可扩展性和灵活性 。
据英特尔研究院院长宋继强介绍:“封装技术的发展就像我们盖房子 , 一开始盖的是茅庐单间 , 然后盖成四合院 , 最后到高楼大厦 。 以Foveros3D来说 , 它所实现的就是在建高楼的时候 , 能够让线路以低功率同时高速率地进行传输 。 ”
他认为 , 英特尔在封装技术的优势在于 , 可以更早地知道未来这个房子会怎么搭 , 也就是说可以更好地对未来芯片进行设计 。
芯东西|3D封装战开战在即!三大芯片巨头已就位
文章图片
面向未来的异构计算趋势 , 英特尔推出“分解设计(Digressiondesign)”策略 , 结合新的设计方法和先进的封装技术 , 将关键的架构组件拆分为仍在统一封装中单独晶片 。
也就是说 , 将原先整个SoC芯片“化整为零” , 先做成如CPU、GPU、I/O等几个大部分 , 再将SoC的细粒度进一步提升 , 将以前按照功能性来组合的思路 , 转变为按晶片IP来进行组合 。
这种思路的好处是 , 不仅能提升芯片设计效率、减少产品化的时间 , 而且能有效减少此前复杂设计所带来的Bug数量 。
“原来一定要放到一个晶片上做的方案 , 现在可以转换成多晶片来做 。 另外 , 不仅可以利用英特尔的多节点制程工艺 , 也可以利用合作伙伴的工艺 。 ”宋继强解释 。
这些分解开的小部件整合起来之后 , 速度快、带宽足 , 同时还能实现低功耗 , 有很大的灵活性 , 将成为英特尔的一大差异性优势 。
04
三星首秀3D封装技术 , 可用于7nm工艺
除了台积电和英特尔外 , 三星也在加速其3D封装技术的部署 。


推荐阅读