江苏龙网

  1. 首页 > 资讯 > 科技 > >

英特尔@国际丨为了5nm工艺地位，英特尔发力GAA


前言：不可否认 ， 5nm 制程的演进是各项技术和产业逐步成熟、变革的必经之路 ， 亦是根基 。
5nm 是核心工艺的重要节点 5nm 先进制程已不仅仅是代工厂商之间的战争 ， 它亦是核心工艺和半导体材料走到极限的重要转折节点 。
当芯片制程演进到 5nm ， 它晶体管的集成度和精细化程度都要比以往更高 ， 可容纳更复杂的电路设计 ， 并将更丰富的功能融入其中 。
但从目前行业的普遍应用上看 ， 许多产品用 28nm、14nm ， 甚至 10nm 就已绰绰有余 ， 再费劲花更高的成本与精力来研发 5nm 制程 ， 暂且看来就是个赔本的买卖 。
话虽如此 ， 当我们把目光放至未来 ， 随着 5G 和 AI 技术的发展 ， 以及全球大数据的爆发式增长 ， 5G 智能终端、VR/AR 产品、机器人、AI 和超算等产品的成熟和应用 ， 都将对芯片的性能、能耗和算力都有着更加严格的要求 。
【英特尔@国际丨为了5nm工艺地位，英特尔发力GAA】
FinFET工艺盛行多年 FinFET 和 FD-SOI 使摩尔定律得以延续传奇 ， 之后两者却走出了不同的发展道路 。 FinFET 工艺先拔头筹 ， 英特尔最早于 2011 年推出了商业化的 FinFET 工艺技术 ， 显著提高了性能并降低了功耗 ， 之后台积电采用 FinFET 技术亦取得了巨大的成功 ， 随后 FinFET 大放异彩 ， 成为全球主流晶圆厂的首选 。
随着制程工艺的升级 ， 晶体管的制作也面临着困难 ， 英特尔最早在 22nm 节点上首发了 FinFET 工艺 ， 当时叫做 3D 晶体管 ， 就是将原本平面的晶体管变成立体的 FinFET 晶体管 ， 提高了性能 ， 降低了功耗 。
FinFET 晶体管随后也成为全球主要晶圆厂的选择 ， 一直用到现在的 7nm 及 5nm 工艺 。
随着制程技术的升级 ， 芯片的电晶体制作也面临着瓶颈 。 英特尔最早在 22 纳米的节点上首先使用了 FinFET 电晶体技术 ， 不仅提高了芯片的性能 ， 也降低了功耗 ， 随后 ， FinFET 电晶体也成为全球主要晶圆厂制程发展的选择 ， 一直用到现在的 7 纳米及 5 纳米制程节点上 。
FinFET 与 FD-SOI 两大工艺各有千秋 ， 但随着制程推进到 5nm 节点 ， 工艺技术的发展又将面临一个新的分水岭 。
在大多数业内人士看来 ， 现阶段包括 FinFET 和 FD-SOI 在内的芯片工艺 ， 都将在 5nm 制程之后失效 。
英特尔@国际丨为了5nm工艺地位，英特尔发力GAA
本文插图

与 FinFET 的不同之处在于 ， GAA 设计通道的四个面周围有栅极 ， 减少漏电压并改善了对通道的控制 ， 这是缩小工艺节点时的基本步骤 。 通过使用更高效的晶体管设计 ， 加上更小的节点 ， 将能实现更好的能耗比 。
资深人士对此也提及 ， 工艺节点不断前进的动能在于提升性能、降低功耗 。 而当工艺节点进阶到 3nm 时 ， FinFET 经济已不可行 ， 将转向 GAA 。
值得注意的是 ， GAA 技术也有几种不同的路线 ， 未来的细节有待进一步验证 。 而且 ， 转向 GAA 无疑涉及架构的改变 ， 业内人士指出这对设备提出了不同的要求 ， 据悉一些设备厂商已在开发特殊的刻蚀、薄膜设备在应对 。
目前 ， 全球 FinFET 工艺已迈入 5 纳米制程 ， FD-SOI 工艺也迈进了 12 纳米进程 。 但英特尔、台积电、三星都在准备 3 纳米甚至 2 纳米工艺 。 据悉针对下一个节点 3 纳米 ， 正在开发一种全新设计的晶体管 GAA-FET ， 和目前使用的 FinFET 又不一样 。
英特尔@国际丨为了5nm工艺地位，英特尔发力GAA
本文插图

FinFET 逐渐失效不可避免 半导体工艺制程在进入 32nm 以下的节点后 ， 每一步都历尽艰辛 。 在如此小的尺度上 ， 人们习以为常的传统物理定律都会逐渐失去效果 ， 量子效应逐渐成为制程前进的拦路虎 。 为此 ， 科学家和工程师们在过去的数年间发明了各种各样的增强技术来对抗继续微缩尺度所带来的不确定性 。


推荐阅读


上一篇：【蚂蚁】哪种动物是海洋中的瞌睡大王？蚂蚁庄园4月2日今日课堂答题答案 支付宝蚂蚁庄园答案汇总

下一篇：「一加手机」一加8支持B站视频补帧 买手机省了大会员的钱？