英特尔@国际丨为了5nm工艺地位,英特尔发力GAA( 二 )


包括 High-K、特种金属、SOI、FinFET、EUV 等技术纷至沓来 , 终于将半导体工艺的典型尺寸推进至 7nm 时代、甚至 5nm 时代 。 但是如果要进一步向更小尺寸的工艺节点前行的话 , 人们又遇到了更多的麻烦 。
现有半导体制造的主流工艺往往采用“鳍片晶体管”也就是 FinFET 技术进行 , 它成功地延续了 22nm 以下数代半导体工艺的发展 。 从技术发展角度来看 , 平面晶体管在尺寸缩小至 22nm 后 , 漏电流控制将变得很困难 。 这是因为势垒隧道效应导致了电流泄露 。
从 22nm 时代开始 , FinFET 就成为各家厂商用于缩小晶体管尺寸的法宝 。 不过再好的法宝也有失效的一天 。
随着晶体管尺度向 5nm 甚至 3nm 迈进 , FinFET 本身的尺寸已经缩小至极限后 , 无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危 , 甚至物理结构都无法完成 。
英特尔@国际丨为了5nm工艺地位,英特尔发力GAA
本文插图

GAA 因成本昂贵+难度极高成难点 半导体工艺发展到现在 , 虽然单个晶体管成本下降 , 但是就整体工艺流片和投产而言 , 成本是一路上扬的 , 并且技术难度越来越高 。
新世代工艺已经高度集中到三星、台积电和英特尔三家厂商手中 , 其他厂商无论是钱不够 , 还是技术不够 , 都已经无法染指新的 GAA 工艺 。
从 65nm 到 5nm 时代 , 28nm 工艺的成本为 0.629 亿美元 , 但到了 5nm 时代 , 成本将暴增至 4.76 亿美元 , 在 3nmGAA 时代 , 这个数值将进一步提升 。 三星宣称 3nm GAA 技术的成本比 5nm 会上升一些 , 可能会超过 5 亿美元 。
昂贵的价格相对应的是极高的工艺难度 。 三星给出的有关制造 GAA 晶体管的工艺过程显示 , GAA 的制造和传统的 FinFET 有一定的相似之处 , 但是其技术要求更高 , 难度也更大一些 。
英特尔@国际丨为了5nm工艺地位,英特尔发力GAA
本文插图

GAA 制造方式主要是通过外延反应器在集体上制造出超晶格结构 , 这样的结构至少需要硅锗材料或者三层硅材料堆叠而成 , 并且还需要形成 STI 浅槽隔离 , 接下来需要多晶硅伪栅成像、隔离层和内部隔离层成型、漏极和源极外延、沟道释放、高 K 金属栅极成型、隔离层中空、环形触点成型等 。
其中的难点在于如何环绕着纳米线(片)沟道的栅极 , 其中 STI 浅槽隔离结构后期的隔离层等制造都非常困难 。
除了制造本身外 , GAA 工艺要求 EUV 光刻的配合 。 因为现在半导体尺寸已经如此之小 , 甚至远远小于光源的波长 , EUV 已经是必须的方法 。
但是目前 EUV 光刻机还不够成熟 , 芯片产能和速度都不够快 , 因此在早期可能只有一部分采用 EUV 光刻完成 , 其余的部分依旧会采用沉浸式光刻和多重成像技术 。
结尾 虽然目前包括三星、台积电、英特尔都对 GAA 技术表示兴趣或者已经开始试产 , 但是 GAA 技术究竟是不是 5nm 之后甚至 3nm 和更远时代的最佳选择 , 业内还是有一些不同意见 , 但就目前来看 , GAA 还是很接近的 。


推荐阅读