江苏龙网

  1. 首页 > 资讯 > 科技 > >

EDA365电子论坛|PCB高速设计信号完整性5个经验( 三 )


因此在选择一个小封装电容后 ， 需要调整设计中器件的布局 。 在设计中 ， 用 Y5V 型号的电容替换 X7R 型号的电容器件 ， 可保证更小的封装和更低的等效电感 ， 但同时也会为保证高的温度特性花费更多的器件成本 。
在设计中还应考虑用大容量电容对低频噪声的退耦 。 采用分离的电解电容和钽电容可以很好的提高器件的性价比 。
来源：文章整理自网络 ， 侵删！#电源#电路#噪声收藏
由于阻抗失配产生的几种对数字电路致命的影响 ， 参见下图：
图2 门电路电流环路
a.数字信号将会在接收设备输入端和发射设备的输出端间造成反射 。 反射信号被弹回并且沿着线的两端传播直到最后被完全吸收 。
b.反射信号造成信号在通过传输线的响铃效应 ， 响铃将影响电压和信号时延和信号的完全恶化 。
c.失配信号路径可能导致信号对环境的辐射 。
由阻抗不匹配引起的问题可以通过终端电阻降到最小 。 终端电阻通常是在靠近接收端的信号线上放置一到两个分立器件 ， 简单的做法就是串接小的电阻 。
终端电阻限制了信号上升时间及吸收了部分反射的能量 。 值得注意的是利用阻抗匹配并不能完全消除破坏性因素 。 然而认真的选用合适的器件 ， 终端阻抗可以很有效的控制信号的完整性 。
并不是所有的信号线都需要阻抗控制 ， 在一些诸如紧凑型 PCI 规格要求中的特征阻抗和终端阻抗特性 。 对于别的没有阻抗控制规范要求的其他标准以及设计者并没有特意关注的 。
最终的标准可能发生变化从一个应用到另一个应用中 。 因此需要考虑信号线的长度(相关与延迟 Td)以及信号上升时间(Tr) 。 通用的对阻抗控制规则是 Td(延迟)应大于 Tr 的 1/6 。
3
内电层及内电层分割在电流环路设计中会被数字电路设计者忽视的因素 ， 包括对单端信号在两个门电路间传送的考虑(图2) 。 从门 A 流向门 B 的电流环路 ， 然后再从地平面返回到门 A 。
门电路电流环路中存在两个潜在的问题：
a、 A 和 B 两点间地平面需要被连接通过一个低阻抗的通路如果地平面间连接了较大的阻抗 ， 在地平面引脚间将会出现电压倒灌 。 这就必将会导致所有器件的信号幅值的失真并且叠加输入噪声；
b、 电流回流环的面积应尽可能的小 ， 环路好比天线 。 通常说话 ， 一种更大环路面积将会增大了环路辐射和传导的机会 。 每一个电路设计者都希望回流电流都可直接沿着信号线 ， 这样就最小的环路面积；
用大面积接地可以同时解决以上两个问题 。 大面积接地可以提供所有接地点间小的阻抗 ， 同时允许返回电流尽量直接沿着信号线返回 。
在 PCB 设计中一个常见的错误是在层间打过孔和开槽 。 图3显示了当一条信号线在一个开过槽的不同层上的电流流向 。 回路电流将被迫绕过开槽 ， 这就必然会产生一个大的环流回路 。
图3 PCB层间回路电流流向
通常而言 ， 在地电源平面上是不可以开槽的 。 然而 ， 在一些不可避免要开槽的场合 ， PCB 设计者必须首先确定在开槽的区域没有信号回路经过 。
同样的规则也适用于混合信号电路 PCB 板中除非用到多个地层 。 特别是在高性能ADC电路中可以利用分离模拟信号、数字信号及时钟电路的地层有效的减少信号间的干扰 。
需要再次强调的 ， 在一些不可避免要开槽的场合 ， PCB 设计者必须首先确定在开槽的区域没有信号回路经过 。 在带有一个镜像差异的电源层中也应注意层间区域的面积(图4) 。
在板卡的边缘存在电源平面层对地平面层的辐射效应 。 从边沿泄漏的电磁能量将破坏临近的板卡 。 见下图4a 。 适当的减少电源平面层的面积(图4 b) ， 以至于地平面层在一定的区域内交叠 。 这将减少电磁泄漏对邻近板卡的影响 。
图4 地电层的辐射效应
4
串扰在PCB设计中 ， 串扰问题是另一个值得关注的问题 。 下图中显示出在一个PCB中相邻的三对并排信号线间的串扰区域及关联的电磁区 。 当信号线间的间隔太小时 ， 信号线间的电磁区将相互影响 ， 从而导致信号的变化就是串扰 。


推荐阅读


上一篇：闪飞|荣耀Play4 Pro体验：青春无极限，全能轻旗舰

下一篇：机器学习|Bengio亲自授课，英国皇家院士参与，这份机器学习在线课别错过