江苏龙网

  1. 首页 > 人文 > >

光刻机|Intel欲首发！新一代EUV光刻机空前先进：成本超3亿美金

半导体行业正在全速前进以开发高数值孔径（high-NA ）EUV，但开发下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务 。
一段时间以来，ASML 一直在开发其高数值孔径 (high-NA) EUV光刻机——当今基于 0.33 数值孔径透镜的 EUV 光刻系统的后续产品 。
ASML 新的高数值孔径 EUV 系统涉及一种全新的工具，具有 0.55 数值孔径的镜头，分辨率为 8 纳米，而现有工具的分辨率为 13 纳米 。分析师表示，0.55 NA 的EUV 工具的目标是 2023 年的 3nm，但我们认为该设备不太可能在 2025 年之前投入生产 。
据 KeyBanc 称，一台High NA 光刻机的成本预计为 3.186 亿美元，而今天的 EUV 系统则为 1.534 亿美元 。但事实上，光刻系统的总成本可能会更高，因为我们需要其他新设备、新光掩模和不同的光刻胶来实现高数值孔径 EUV 。各种供应商都在研究这些技术，但在这一点上仍然存在一些差距 。
光刻设备用于对芯片上的微小特征进行图案化，使芯片制造商能够在高级节点上开发更小、更快的设备，并将更多的特征封装到单个芯片或封装中 。
直到 2018 年，芯片制造商都使用传统的光学光刻扫描仪在前沿芯片上对特征进行图案化 。但在先进的节点上，光刻的图案化过程变得过于复杂，这就带来了对 EUV的需求，但这还远远不够 。
ASML使用13.5nm 波长的 0.33 NA EUV 光刻机正被三星和台积电用于生产 7nm 和 5nm 芯片 。英特尔也为先进的芯片生产加入了 ASML 的 EUV 设备 。三星和 SK 海力士正在使用 EUV 进行 DRAM 生产 。
芯片制造商将长期使用今天的 EUV 。但在某些时候——例如在 3nm 节点之外的某个节点，使用现有的 EUV 对未来的芯片进行图案化将变得更为困难 。这就是High NA 设备适合的地方 。
首先，英特尔认为该技术至关重要，并宣布计划安装 ASML 的第一台 0.55 High NA EUV 光刻机 。
英特尔高级副总裁兼技术开发部总经理 Ann Kelleher 表示：“这将带来大量的学习，但也将使我们能够继续向最小的几何结构发展 。”
三星和台积电也将购买高数值孔径工具 。但是向High NA EUV的过渡涉及各种新的和移动的部件 。“High NA重用了 0.33 NA EUV 的大量知识，”Cowen 的分析师 Krish Sankar 说 。“EUV 的引入对光刻胶来说更具挑战性 。向High NA 的迁移也更具进化性，光刻胶的性能将不断提高，以满足未来节点的成像要求 。高数值孔径的光学元件是新的，但它们仍然是反射光学元件 。”
为什么是High NA？
在晶圆厂中，芯片制造商利用光刻和其他设备来生产芯片 。使用在设计阶段生成的文件格式，光掩模设备创建一个掩模 。掩膜是给定芯片设计的主模板，最终被运送到晶圆厂 。从那里，硅片被插入到涂布机/显影剂系统中 。该系统将一种称为光刻胶的光敏材料倒在硅片上 。
然后，将掩模和硅片插入光刻扫描仪中 。在操作中，扫描仪产生光，该光通过系统中的一组投影光学器件和掩模传输 。光击中光刻胶，在硅片上形成图案 。
多年来，芯片制造商使用基于193nm 波长的光刻工具来图案化高级芯片功能 。通过各种技术，芯片制造商将 193 纳米光刻技术扩展到 7 纳米 。但是在 5nm 时，使用这些技术太复杂了 。
【光刻机|Intel欲首发！新一代EUV光刻机空前先进：成本超3亿美金】“打印 50nm、40nm 或 30nm 特征对于 193nm 光刻来说是一项固有的艰巨任务，” D2S首席执行官 Aki Fujimura 说 。“在 13.5 纳米波长下使用 EUV 应该会更容易、更可行 。”
2018 年，三星和台积电引入了 ASML 的 0.33 NA EUV 扫描仪，用于制造 7nm 芯片，最近是 5nm 。ASML 的 EUV 扫描仪支持 13 纳米分辨率，吞吐量为每小时 135 至 145 个晶圆 (wph) 。
但 EUV 并不完美 。该过程有时会导致不必要的变化和缺陷 。系统正常运行时间也是一个问题 。
尽管如此，在 7 纳米，芯片制造商正在使用 EUV 来图案化芯片特征，间距从 40 纳米开始 。供应商正在使用基于 EUV 的单一图案化方法 。这个想法是将芯片特征放在一个掩模上，然后使用单次光刻曝光将它们打印在晶圆上 。
芯片制造商希望尽可能扩展 EUV 单一图案 。EUV 单次构图在 32nm 到 30nm 间距达到极限，代表 5nm 节点左右 。
在这些间距及以上，大致在 3nm 节点，芯片制造商需要寻找新的选择，即 EUV 双图案 。在双重图案化中，您将芯片特征分割在两个掩模上并将它们打印在晶圆上 。这既复杂又昂贵，但这也是晶圆厂通过 193nm 光刻技术掌握的东西 。
有些人可能希望完全避免 EUV 双重图案 。“现在我们正在接近 0.33 NA EUV 单次曝光的极限，为此我们正在考虑High NA EUV，”来自TEL的工艺工程师 Arnaud Dauendorffer在最近的 SPIE 光掩模技术 + EUV 会议上的演讲中说 。


推荐阅读


上一篇：宽带|《鱿鱼游戏》太火 韩国宽带商索要服务费遭网飞拒绝

下一篇：苹果|新MacBook Pro首发测评！性能太残暴了