江苏龙网

  1. 首页 > 人文 > >

[芯片]全球冲刺3nm芯片：最烧钱的技术战！100亿美元起( 二 )


由于各家对制程工艺的命名法则不同 ， 相同纳米制程下 ， 并不能对各厂商的制程技术进展做直观比较 。 比如英特尔10nm的晶体管密度与台积电7nm、三星7nm的晶体管密度相当 。
▲全球先进制程技术对比
从制程最新进展来看 ， 一边是台积电三星在5nm/3nm等先进制程上你追我赶 ， 另一边英特尔则韬光养晦循序渐进地走向7nm 。
5nm方面 ， 台积电已经拿到苹果和华为的旗舰手机芯片订单 ， 下半年开启量产 ， 有望在其2020年营收占比达10% 。
三星在5nm制程则相对落后 ， 目前正加速韩国华城5nm生产工厂V1的建设 ， 预计6月底前完成生产线建设 ， 今年年底前实现量产 。
据外媒报道 ， 三星与谷歌正合作开发采用三星5nm LPE工艺的定制Exynos芯片组 ， 将搭载于谷歌的Pixel智能手机、Chrome OS设备甚至数据中心服务器中 。
3nm方面 ， 台积电3nm制程预计2021年开始试生产 ， 并于2022年下半年开始量产 。 三星原计划2021年大规模量产3nm工艺 ， 但受当前疫情影响 ， 不确定量产时间是否会推迟 。
为什么挺进先进制程的玩家屈指可数呢？主要源于两大门槛：资本和技术 。
制程工艺的研发和生产成本逐代上涨 。 根据市场研究机构International Business Strategies（IBS）的数据 ， 3nm芯片的设计费用约达5-15亿美元 ， 兴建一条3nm产线的成本约为150-200亿美元 。
两年前台积电为3nm工艺计划投资6000亿新台币 ， 折合近200亿美元 。 单是从资金数目来看 ， 很多中小型晶圆厂就玩不起 。
▲不同工艺下的典型芯片流片成本图 ， 28nm后成本开始迅速上升
更高的研发和生产成本 ， 对应的是更难的技术挑战 。
每当制程工艺逼近物理极限 ， 晶体管结构、光刻、沉积、刻蚀、检测、封装等技术的创新与协同配合 ， 对芯片性能天花板的突破起到决定性作用 。
二、摩尔定律的续命关键：晶体管结构从FinFET走向GAA【[芯片]全球冲刺3nm芯片：最烧钱的技术战！100亿美元起】晶体管在芯片中起到“开关”作用 ， 能通过影响相互的状态传递信息 。 晶体管的栅极控制着电流能否从源极流向漏极 ， 电子流过晶体管相当于“开” ， 电子不流过晶体管相当于“关” 。
随着晶体管尺寸缩小 ， 源极和栅极间的沟道不断缩小 ， 当沟道缩短到一定程度时 ， 即便不加电压 ， 源极和漏极也因间距过小而互通 ， 即产生“漏电”现象 ， 晶体管则失去“开关”的功能 ， 无法实现逻辑电路 。
▲晶体管结构进化路线图
1、从平面晶体管到FinFET
几十年来 ， 基于平面（Planar）晶体管的芯片一直是市场上最先进的设备 。 然而制程技术发展到22nm以下节点后 ， 平面晶体管开始遇到源极漏极间距过近的瓶颈 。
此时 ， 华裔科学家胡正明教授于1999年发明的3D鳍式场效晶体管（FinFET） ， 成为延续摩尔定律的革命性技术 ， 在过去十年间 ， 为基于逻辑的工艺技术创新做出了核心贡献 。
英特尔在2011年转向22nm FinFET 。 FinFET的立体构造将漏极和源极由水平改为垂直 ， 沟道被栅极三面环绕 ， 不仅增厚绝缘层 ， 而且增加接触面积 ， 避免漏电现象的发生 。
相比平面晶体管 ， FinFET在工艺节点减小时 ， 能做到更好的性能和电压缩放 ， 切换速度和电流密度均显著提升 。
▲从平面晶体管到FinFET再到GAAFET的演变
FinFET已经历16nm/14nm和10nm/7nm两个工艺世代 ， 今年采用台积电5nm FinFET晶体管工艺的芯片预计将在下半年问世 。
在衡量技术成熟度、性能和成本等因素后 ， 台积电的3nm首发沿用FinFET晶体管方案 。
2、GAAFET：走向3nm及更先进工艺
随着深宽比不断拉高 ， FinFET逼近物理极限 ， 为了制造出密度更高的芯片 ， 环绕式栅极晶体管（GAAFET ， Gate-All-Ground FET）成为新的技术选择 。


推荐阅读


上一篇：企业思想家遭小区“硬核”对抗，丰巢快递柜收费

下一篇：「黑洞」狼群遇上人类婴儿，为什么会选择将其养大？难道它们通人性吗？