江苏龙网

  1. 首页 > 资讯 > 科技 > >

『』提升手机上行链路效率的射频功放架构--EER技术介绍


包络消除与恢复（EER ， Envelope Elimination and Restoration）
EER（Envelope Elimination and Restoration）的原理和背景我们已经做过部分介绍 。它是基于信号的幅度和相位信息可以独立分离和处理的思想设计的（图1） 。利用限幅器来探测出射频调制信号的相位. 得到的信号是一个射频方波 ， 然后再通过一个高效率的功率的放大器例如开关类放大器进行放大 。与此相反 ， 功率放大级的电源电压V DD通过功率检测器和电源调制器制作出输入信号的包络的镜像 。
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

图1、包络消除与恢复的发射机架构
开关类放大器(在高功率等级下的D类、E类和F/F?1类 )的特点是 ， 它们能使输入信号的相位信息保持不变 ， 并且具有以下优点：
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

上式中VDD为供电电源的电压；
这样 ， 相位和幅度信息被有效地重新组合起来了 。但是 ， EER发射机也存在缺点 ， 特别是它对幅度/相位的非同步高度敏感 。事实上 ， 1ns的延迟差就会导致了几个百分比的EVM的增加 。因此 ， 必须在射频相位路径中集成具有校准用的适当的相移功能 。然而 ， 幅度/相位同步的实现在大信道带宽中是一个具有挑战性的要求 ， 这使得EER对于未来的3G/4G/5G等宽带无线标准来说应用更加复杂 。另一个缺点是由于包络调制器的响应损耗而导致的效率下降 ， 这种损耗被证明是一个关键的因素 。事实上 ， E类放大器的漏极效率理论上高达80% ， 在实践中可达65% 。但根据以下方程 ， EER体系结构中的整体PAE从未达到如此高的值：
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

此外 ， 即使限幅器和功率检测器可以很容易地在芯片上实现 ， 但是包络调制器也很难集成 ， 需要的芯片die的面积增加 ， 可能会增加材料清单（BoM）成本 。以下包络调制器的拓扑（图2） ， 在硅芯片上相对容易集成 ， 不需要外部器件 。
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

图2、使用漏压电源调节器的EER架构
它的缺点在于 ， 由于电压下降 ， 低功率水平的效率相对较低 ， 导致严重的功率损耗 ， 如下面的方程所示：
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图
【『』提升手机上行链路效率的射频功放架构--EER技术介绍】

当与E类功率放大级相关联时 ， 这种拓扑仍然比A类放大器的效率更高 。事实上 ， E类放大器的电流消耗与功率有关 ， 从而减少了电源中的功耗：
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

这种拓扑结构常用于GSM/EDGE功率放大器模块种 。 只有当需要扩展数据速率时才使用EDGE模式 ， GSM模式在大多数时间都是活动的 ， 因此提供了高效率 ， 因为它以满功率运行的：
『』提升手机上行链路效率的射频功放架构--EER技术介绍
本文插图

文献中最广泛发展的EER拓扑是基于DC-DC电源转换器架构的 。这确保了在任何功率水平上的高效率 ， 但这增加了物料清单成本（BoM） 。必须使用至少一个高值外部扼流圈电感来滤除开关电源的谐波 。直流-直流（DC-DC）电源变换器由方波电压来控制的 ， 方波电压可以由基带数字信号处理器(DSP)或内部电路提供的 。在许多方法中 ， 包络首先由功率检测器探测并通过闭环转换成电压电源VDD， 包括包络误差放大器、环路滤波器、模拟数字转换器(ADC)和DC-DC转换器 。 图3代表了这种拓扑的典型说明 。


推荐阅读


上一篇：「婷小姐」原创 红米K30 Pro最大竞争对手：iQOO Neo3旗舰定价2998元起

下一篇：「」昌用：「加密货币」应该称为「密码货币」