CPU处理器|粘合万种芯片的“万能胶”:真是摩尔定律的续命丹吗?( 二 )


晶方科技副总经理刘宏钧认为,UCIe标准的制定,一定会用到部分原来已经定义过的协议、熟悉的协议,但也有一些新的标准和封装集成方式需要重新定义,以实现更好的互操作性 。“UCIe并不推翻业界之前的工作,而是将小芯片互联的技术标准化了 。"
要理解UCIe对Chiplet时代即将产生的积极作用,可以将其同PCIe进行类比,在协议层上甚至可以将UCIe理解为PCIe在缩微互联结构上的延伸 。
"之前的PCIe解决了电脑系统与周边设备的数据传输问题,UCIe解决的是小芯片和小芯片,封装片上独立模块与模块之间的数据传输问题,如果没有统一的电气信号标准,就不会形成多家企业共同完成系统集成的生态合作,如果没有合作,入局Chiplet的单个企业就很难完成行业发展所需的生态建设 。"刘宏钧说到 。
王宏波也表达了同样的观点,"PC时代,Intel主导建立的x86体系就有一系列标准,例如:PCIe标准,可以让其他家的产品能够同Intel的CPU分工协作,x86体系的一系列标准,构建了整个PC时代的硬件体系,到了Chiplet时代,其实是将PC时代建立生态体系的逻辑缩小复刻到芯片中,Chiplet作为一个芯片组合,也需要靠UCIe标准将不同公司的芯片设计方便的组合在一个芯片中,通过这种方式建立生态并推动整个行业向前发展 。"
不过, PCIe经历了十多年的发展才成为主流,UCIe1.0的出现只是Chiplet时代真正到来的起点,距离Chiplet真正成为主流也还有一段路要走 。即便是强大如Intel,也需要花费大量的时间和精力才能实现量产 。
工艺实现成第一难,工程费用无人愿承担
"事实上Chiplet的发展,最大的难度不是在协议制定上,而是在产品定义以及制造环节,统一协议和标准是为了降低研发成本和加快市场应用 。"创享投资的投资总监刘凌韬向雷峰网表示 。
刘宏钧持有同样的观点,他认为虽然UCIe统一标准的建立为产业界指明了方向,但在具体物理层指标带来的工艺能力要求和大规模制造环节仍然有不少挑战,例如封装体中多层材料的堆叠,从硅之间的堆叠到硅、有机材料、金属等多种材料 。
"将这些材料连接起来需要细小的引线和线宽,复杂度高,良率受制程影响大,成本也会很高 。"刘宏钧说到 。
以Intel的EMIB为例,从Intel所发布的公开论文中可以发现,EMIB在工艺实现上面临不少难题,需要进行材料和工艺的开发,其硅桥的设计工作需要由懂材料、懂封装、懂制程和懂信号完整性的资深工程师们来共同实现 。
另外,晶圆制造材料、设备都需要进行改进,其时间和成本是除苹果、Intel等头部芯片公司之外无法承受的 。
不仅如此,即便是有了UCIe这芯片万能胶,"Chiplet在哪里"的问题也难以解决 。
"UCIe之后,Chiplet面临的是Chiplet供应商和应用商谁先迈出第一步的问题 。这也是一个'鸡与蛋'的问题 。Chiplet供应商较为关心的是Chiplet一次性工程费用(NRE)该由谁来承担,而应用商则担心是否有足够丰富的Chiplet可以应用,以及Chiplet产品的性价比何时能最先验证 。"戴伟民说到 。
正因如此,即便是有了UCIe这一标准,大家也容易停留在观望阶段,都在等待第一个吃螃蟹的人出现 。"芯原正在与有意向使用Chiplet的企业积极沟通,并尝试探索向潜在客户'众筹'Chiplet的方案,有望尽快打破僵局 。"戴伟民补充道 。
续命摩尔定律,万能胶芯片不万能
抛开工艺难题,芯片万能胶普及的关键在于,能否延续摩尔定律给芯片公司们更大价值 。
从产业链角度,一方面,Chiplet作为半导体产业的技术趋势,需要各家芯片公司都在自己的位置上做最擅长的工作,通过分工协作减少Chiplet芯片与市场需求匹配的时间和周期,因此芯片公司之间的连接会更加紧密,另一方面,芯片万能胶似乎正在改写芯片公司或芯片产品的评价体系或维度 。
"一直以来,最先进的前道晶圆工艺节点往往是芯片最佳性能的象征,最先进的工艺节点往往引领芯片性能发展的潮流 。但到了Chiplet时代,单个先进工艺节点的竞争力有可能被多芯片异构系统集成取代,异构集成能力逐渐成为评价一家芯片设计或制造公司的新标准 。" 刘宏钧补充到 。
"也正因如此,Intel主导参与了UCIe标准的建立,以期构建一个围绕Chiplet技术的生态圈,对其IDM2.0战略升级而言至关重要 。"
值得一提的是,当先进制程对芯片性能提升的重要性程度被削弱时,对于在晶圆制造领域并不领先的中国大陆芯片产业的发展有利,尤其是中国大陆在先进封测领域位居世界前列,Chiplet时代有望占据一定优势 。


推荐阅读