江苏龙网

  1. 首页 > 人文 > >

环球Tech|为何只有英特尔、AMD等公司可以做？小芯片成为主流的三大挑战( 三 )


由英特尔开发的高级接口总线（AIB）是一种die-to-die的接口方案 ， 可在小芯片之间传输数据 。 这一方案有两个版本：AIBBase用于“更轻量级的应用” ， 而AIBPlus则用于更高的速度 。
“AIB没有指定最大时钟速率 ， 且最小时钟速率非常低（50MHz） 。 AIB的带宽很高 ， 每条线的典型数据速率为每秒2G 。 ”英特尔研究科学家DavidKehlet在白皮书中说 。 英特尔还拥有小型商业代工业务 ， 以及重要的内部封装部门 。
同时 ， 光互联论坛正在开发一种称为CEI-112G-XSR的技术 。 XSR为超短距离和超短距离应用程序提供了每通道112Gbps的管芯到管芯连接 。 XSR连接MCM中的小芯片和光学引擎 。 应用包括AI和网络 。 XSR标准的最终版本有望在今年年底发布 。
开放领域专用体系结构（ODSA）小组正在另外定义两个另外的管芯到管芯接口：电线束（BoW）和OpenHBI 。 BoW支持常规和高级软件包 。 Marvell的网络/汽车技术首席技术官RaminFarjad在最近的演讲中说道：“最初的目标是提供一个通用的die-to-die接口 ， 该接口可用于多种封装解决方案 。 ”
BoW仍在研发中 ， 有终止和未终止两种版本 。 BoW的芯片吞吐量为0.1Tbps/mm（简单接口）或1Tbps/mm（高级接口） ， 功率效率小于1.0pJ/bit 。
同时 ， Xilinx提出 ， OpenHBI是一种源自高带宽存储器（HBM）的die-to-die互连/接口技术 。 HBM本身用于高端封装 。 在HBM中 ， DRAM裸片堆叠在一起 ， 从而在系统中实现了更多的内存带宽 。 物理层接口在DRAM堆栈和封装中的SoC之间路由信号 。 该接口基于JEDEC标准 。
OpenHBI是类似的概念 。 不同之处在于 ， 该接口在封装中提供了从一个小芯片到另一个小芯片的连接 。 它支持中介层 ， 扇出和小间距有机基板 。
Xilinx的首席架构师KennethMa在最近的演讲中说：“我们正在尝试使用经过验证的JEDECHBM标准 。 尝试使用现有且成熟的PHY技术 ， 并可以进一步优化它们 。 ”
OpenHBI规范具有4Gbps的数据速率 ， 10ns的延迟以及0.7-1.0pJ/位的功率效率 ， 总带宽为4,096Gbps 。 草案定于年底发布 。 下一个版本OpenHBI3也在研发中 ， 它要求6.4Gbps和10Gbps的数据速率以及小于3.6ns的延迟 。
最终 ， 客户将可以选择几种die-to-die的互连/接口选项 ， 但这并不能解决所有问题 。 来自不同公司的小芯片的互操作性仍处于起步阶段 。 互操作性方面确实存在挑战 ， 这也就是为什么我们还没有看到很多可互操作的小芯片的原因” ， 英特尔的Nagisetty说 。 “还有商业模式的问题 。 当我们能从初创公司获得芯片时 ， 如何做好风险管理？例如 ， 如果那些管芯在封装或者其他步骤之后失效 ， 该风险管理的模式应该是怎么样的 。 有很多复杂性和供应链管理 。 它要求供应链的复杂程度再上一个全新的台阶 。 ”
考虑到这些问题 ， 一些客户可能认为 ， 从长远来看 ， 小芯片是不值得的 。 相反 ， 客户最终可能会使用OSAT或代工厂开发更传统的高级封装 。 Amkor研发副总裁RonHuemoeller说：“封装行业中 ， 许多人最终可能会遵循我们的道路 ， 因为它在封装重新集成方面更加简单 。 ”
“die-to-die的总线类型通常由我们的客户定义 ， 而不是由Amkor或OSAT规定 。 可用的接口（如AIB和电线束（BoW））不断努力 ， 使通用规范可用于die-to-die接口 ， 从而有助于总体上实现小芯片市场 。 客户可以选择使用开放标准或保留专有接口 。 目前 ， 我们从客户群中看到两种方法的混合 。 ”Huemoeller说 。
“值得注意的是 ， die-to-die的接口涵盖两大类 ， 从单端宽带总线（如HBM数据总线）到具有很少物理线但线速更高的串行化接口 。 在所有情况下都要考虑性能的权衡 ， 包括延时、功耗和物理线路数 ， 这会影响封装技术的选择 。 从封装的角度来看 ， 总线类型和物理线密度将驱动选择哪种封装解决方案 。 通常选择具有较高线密度的模块类型（2.5D或基板上的高密度扇出）或选择经典高密度封装基板上的MCM 。 ”


推荐阅读


上一篇：新影音派对|ColorBuds是一款适合年轻人的耳机，为什么说1MORE

下一篇：充电头|红魔5G电竞手机充电评测，搭载55W快充内置涡轮风冷散热